

(11)Publication number:

05-324484

(43) Date of publication of application: 07.12.1993

(51)Int.CI.

G06F 12/14

(21)Application number: 04-127787

(71)Applicant: CSK CORP

(22)Date of filing:

20.05.1992


(72)Inventor: KAWAMURA TAKAYUKI

(54) SECURITY SYSTEM FOR EXTERNAL MEMORY

(57)Abstract:

PURPOSE: To improve privacy and safety by translating the addresses and bits of an external memory with a pattern decided the arrangement beforehand at random by a translating means between a general-purpose CPU (core) and the external memory.

CONSTITUTION: A one—chip CPU 1 is composed of a general—purpose CPU (core) 2 and a translation circuit 3, a ROM 4a and an external RAM 4b are additionally connected to an external memory 4 externally attached to the one—chip CPU 1, and the addresses on the side of the general—purpose CPU 2 are connected corresponding to the CPU side addresses and data of the translation circuit 3. Similarly, the translation circuit 3 and the external memory 4 are correspondently connected. When a swap mode changeover switch 6 for a peripheral circuit 5 and the translation circuit 3 is turned on, a translation table is made valid, when it is turned off, the table is made invalid, and the CPU side



additionally. In this case, the translation circuit 3 is composed of a SRAM, the contents of the translation table in the external memory are arbitrarily changed and composed of various translation patterns. Namely, it is difficult to analyze the contents of the external memory 4.

LEGAL STATUS

[Date of request for examination]

17.07.1996

[Date of sending the examiner's decision of

addresses are connected to the memory side

01.06.1999

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appear gainst examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-324484

(43)公開日 平成5年(1993)12月7日

(51)Int.CL⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 12/14

3 2 0 B 9293-5B

審査請求 未請求 請求項の数1(全 8 頁)

(21)出顧番号

特顯平4-127787

(22)出顧日

平成 4年(1992) 5月20日

(71)出願人 000131201

株式会社シーエスケイ

東京都新宿区西新宿2丁目6番1号

(72)発明者 川村 孝之

東京都新宿区西新宿2-6-1 株式会社

シーエスケイ内


(74)代理人 弁理士 宇高 克己

(54)【発明の名称】 外部メモリのセキュリティシステム

(57)【要約】

【目的】 1チップCPUの外付けする外部メモリのセキュリティを高める為になされたものであり、第三者による外部メモリに格納されるデータの呼出し、変造を防止し、データの機密性、安全性を高めた外部メモリのセキュリティシステムを提供することである。

【構成】 汎用CPUと、この汎用CPUに外付けされた外部メモリを備えて構成された特定用途向けの1チップCPUにおける前記外部メモリのセキュリティシステムであって、前記汎用CPUと外部メモリ間に配置されると共に前記外部メモリに格納されているデータのアドレス及びデータ内容を示すビット配列の変換機能を有する変換手段を有した外部メモリのセキュリティシステム。



1

【特許請求の範囲】

. >

【請求項1】 汎用CPUと、この汎用CPUに外付け された外部メモリを備えて構成された特定用途向けの1 チップCPUにおける前記外部メモリのセキュリティシ ステムであって、前記汎用CPUと外部メモリ間に配置 されると共に前記外部メモリに格納されているデータの アドレス及びデータ内容を示すビット配列の変換機能を 有する変換手段を有することを特徴とする外部メモリの セキュリティシステム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、特定用途/ユーザ向け のいわゆるカスタムメイドの1チップCPU(マイコン チップ)に外付けしてなる外部メモリ(例えば外部RO M及び/又はRAM) に対する第三者からのアクセス即 ちメモリデータの変改造を防止し、メモリデータの機密 性、安全性を高めた外部ROMのセキュリティシステム に関するものである。

[0002]

【従来の技術】近年、マイコンチップを用いたコンピュ 20 ータシステムにおいては、ASIC(特定用途向けI C)技術の革新により汎用CPUを中心にして特定用途 向けに開発された回路を複数配して構成した特定用途/ ユーザ向けのいわゆるカスタムメイドされた 1 チップC PUが盛んに用いられている。そして、このカスタム (ASIC) 1チップCPUは標準ICを使って構成さ れたものよりも部品点数が少なくてすみ、コストも安 く、動作速度は速くなり、故障も少なくなる等有用な点 を種々有していた。

【0003】一方、1チップCPUに限らずチップに組 30 み込まれるプログラムの規模 (ステップ数で示される) が大きいシステムの場合にはプログラムエラーの発生確 率も高くなり、しかもプログラムを長期間に渡って運用 していく場合には必ず必要なプログラムの部分変更の際 には1チップCPU自体を交換しなければならずコスト 的にも問題があった。とのような事情から、一般的には 曹換が可能な外部ROM (PROM、EPROM、E¹ PROM、フラッシュメモリ等)及び/又は外部RAM を1チップCPUに外付けして使用していた。そして、 このような外部ROM及び/又は外部RAMはカスタム 40 1チップCPUに一体的に接続されており、この外部R OM及び/又は外部R AMのデータ内容を比較的容易に 解読することができるような構成即ち、外部ROM及び /又は外部RAMの内容が汎用CPUの命令系統を共有 している構成をとっているために、第三者による恣意的 なデータ変造等に対して無防備であり、データの秘匿 性、安全性の低下といったセキュリティ上の問題が生じ ており何らかの解決策が求められていた。

問題点を解決するためのものであり、その目的は、1チ ップCPUの外付けする外部メモリのセキュリティを髙 める為になされたものであり、第三者による外部メモリ に格納されるデータの呼出し、変造を防止し、データの 機密性、安全性を髙めた外部メモリのセキュリティシス テムを提供することである。

[0005]

【発明の開示】上記本発明の目的は、汎用CPUと、と の汎用CPUに外付けされた外部メモリを備えて構成さ 10 れた特定用途向けの1チップCPU(ASIC技術にて ゲートアレイ上に汎用CPUと変換手段で組み合わせた 専用のチップ)における前記外部メモリのセキュリティ システムであって、前記汎用CPUと外部メモリ間に配 置されると共に前記外部メモリに格納されているデータ のアドレス及びデータ内容を示すビット配列の変換機能 を有する変換手段を有することを特徴とする外部メモリ のセキュリティシステムによって達成される。

[0006]

【作用】即ち、外部メモリのセキュリティシステムにあ っては上記の如く、外部メモリのデータ内容を直接司ど る汎用CPU(コア)とこの外部メモリとの間に変換手 段を配置し、この変換手段によって外部メモリに格納さ れるデータのアドレス、ビットの配列を予め決められた パターンでかつ内容的にはランダムに変換することによ って、外部メモリの内容を第三者に覗かれ、解析されそ して変造されるのを防止できるものである。

【0007】このようにデータ内容を覗かれたり、更に は変造される虞は解消され、その結果、秘密データの秘 匿化、セキュリティの確保が達成できる等総合的なデー タやシステム管理が行なえる。即ち、従来のように外部 メモリの内容が汎用CPU(コア)の命令体系である場 合に容易にこの外部メモリにアクセス(リード/ライ ト)されてしまってデータ内容を覗き見られたり、変造 されたりするトラブルが解消されるものである。

[0008] 【実施例】図1乃至図8は、本発明に係る外部メモリの セキュリティシステムの一実施例を示すもので、図1は 本システムに用いられる1チップCPU及び外付メモリ の接続態様の概略構成図、図2は同様にワイヤー結線で 見た場合の変換の概略を示した図、図3は1チップCP U内に用いられる変換回路のブロック構成図、図4は外 部ROM上に格納されているメモリマップ構成図、図5 は汎用CPU側から見た外部メモリ空間のメモリマップ 構成図、図6は変換テーブル格納領域と変換回路との関 係を示す説明図、図7は変換テーブルの使用例を示した 説明図、図8は変換回路の内部結線の変換による外部R OM側のアドレスの変化を示す説明図、図9は外付RO Mのプログラムの方法の説明図である。

【0009】図1中、1はASIC技術にてゲートアレ 【発明が解決しようとする課題】本発明は以上のような 50 イ上に汎用CPUと変換手段とで構成される1チップC 3

PUであり、汎用CPU2と変換回路3とにより構成されている。4はこの1チップCPU1に外付される外部メモリであって、外付ROM4a、外付RAM4bが接続されている。そして、汎用CPU2側のアドレス(A0~AN)、データ(D0~DN)と変換回路3のCPU側のアドレス(A0~AN)、データ(D0~DN)とはそれぞれ対応して結線されている。同様に変換回路3の外付メモリ4側のアドレス(Ax0~Axn)、データ(Dx0~Dxn)と外付メモリ4側のアドレス(Ax0~Axn)、データ(Dx0~Dxn)とはそれぞれ対応して結線されている。5は周辺回路、6は変換回路のスワップモード切換スイッチであり、オン時には変換テーブルを有効とし、オフ時には変換テーブルを無効としてCPU側アドレスがそのまま外付メモリ側に接続されるものである。

【0010】以下に図3のブロック構成図に基づいてス ワップモード切換スイッチ6がオン時の変換テーブル使 用態様を説明する。31は変換テーブル格納アドレス発 生用のカウンタ (CNT) である。32は汎用CPUに 対してデータバス使用権利の放棄を要求するF/F(フ リップフロップ) である。33はSRAM#1 (スタテ 20 ックRAM) であり、アドレス変換ブロック (0~25 5ブロック) の中の1つのブロック(256バイト) 単 位内のアドレスを任意に決めるための変換テーブル格納 用として用いられるものである。34は同様にSRAM #2 (スタテックRAM) であり、アドレス変換ブロッ ク(0~255プロック)プロック番号を任意に決める ための変換テーブルの格納用といて用いる。35、36 はセレクタ(SEL)であり、変換テーブル格納アドレ ス発生用カウンタ値とCPUから出力されるアドレスを 切り換えるためのものである。37も同様にセレクタ (SEL) であり、変換テーブル (SRAM#1 (3 3)、SRAM#2(34)) に書き込むデータを切り 換えるためのものである。38はSRAM#1(3 3)、SRAM#2(34)のチップセレクト(CS) 信号及び書込み(WE)信号を発生させるデコーダであ る。

【0011】B1はCPU2から出力されるアドレスA0~A15(計16本)のアドレスバスである。(CPUのアドレス空間が64Kとした例を示す。尚このCPUのアドレス空間が広がればA15がA23というようにアドレ 40ス(バス)の数は対応して増加する。)B2はデータバスであり、CPU2側のデータバスに接続され、双方向データバスである。B3は外部データバスであり、外部メモリ4側のデータバスに接続され、双方向データバスである。B4は変換回路3から出力されるアドレス(Ax0~AxN)と外部メモリ4側アドレス(A0~A15)とを接続するアドレスバスである。そして、変換テーブル格納アドレス(FEOOH~FFFFH)の読込みのために用いられる。即ち、CPU2から出力されるアドレスが(A0~A15)が変換テーブル(SRAM#1(33)、SRA 50

M#2(34)内のアドレス($Ax0 \sim AxN$) を経由して外部メモリ4側に出力されるものである。

【0012】S1はカウンタ(CNT)31をカウントアップするためのクロック信号(CLK。)である。S2はリセット(RESET)信号である。S3は変換回路3からCPU2に出力され、バス使用権利の放棄を要求する信号(CPUREQ)である。S4はCPU2から出力されるメモリリード要求(MEMRD)信号である。S5はSRAM#1(33)、SRAM#2(34)に書込み要求信号を外部メモリリード要求(MRD)とした信号であり、変換テーブル格納データ内容読込のために用いられる。そして通常動作時、CPU2から出力されるメモリリード要求(MEMRD)信号S4とマルチブレクス(高速処理)された信号となっている。

【0013】以下、図3に基づいて1チップCPU1内の変換回路3の動作について説明する。即ち、変換回路3をSRAM(或いはEP²ROM)等で構成し、外部(汎用CPU2側からダウンロードして、汎用CPU2と外部メモリ4のアドレス(A0~AL5)及びデータ(D0~DN)とを任意(ランダム)な結線とする場合を例にとって説明する。尚、データ(D0~DN)を変換する場合にはSRAM#1(33)、SRAM#2(34)と同様の変換RAMを設ける。(概略的には図2に示す如く構成するものである)尚、前提条件としてのメモリ空間の構成を図4のアドレスマップについて説明する。又、CPU2のアドレス空間が広がれば変換テーブルのアドレスも同様に変更される。同様に変換回路内のCNT31も変更されるものである。

- 30 **①** 汎用CPU2側のアドレス空間は64Kバイトであり、データ長は8ビットとする。
 - ② アドレス変換テーブルは256バイト×2=512 バイトとする
 - ③ アドレス変換テーブルは番地FE00∼FFFFに格納する ものとする。
 - SRAM#1(33)、SRAM#2(34)と、デコーダ38、セレクタ35、36、37にはそれぞれデータの移動・演算速度が高速(データ遅延量が少なくて済む)である部品が使われている。即ち、CPUが本来有している最大アクセススピードを損なうことなら命令及びデータのリード/ライト動作を最小限にして実行させるためである。なぜならば外部データバスB3、外部アドレスバスB4により接続される外付ROM4a、外付RAM4b等にアクセスする時にはいわゆるウエイト機能を挿入しなければならないものである。尚、このウエイト機能とは外部アドレスをデコードしてCPU2に対するウエイト(待機)信号を送出する機能あるいはCPU2内にウエイト(待機)制御用のレジスタを設定可能であるならば、設定したレジスタによってウエイト(待機)時間を適宜に設定する機能を有するものであ

【0014】以上のような前提条件下において、

る。

- (1)パワーオン(或いはリセット入力後)、カウンタ 31及びF/F32はリセット状態となる。
- (2) リセット信号S2の入力により、F/F32はク リアされ、CPU2に対してCPUREQ信号S3(パ ス使用権利の放棄を要求する信号のアクティブ"し") を送出する。この信号の出力でもってCPU2はCPU REQ信号S3の"H"が入力するまでバス使用権利を 放棄した状態が保持されるものである。
- (3)カウンタ31から変換テーブル格納番地(FE00H) が外部メモリ4のアドレスに出力される。そして、 下位8ピットはセレクタ35を経て、SRAM#1(3 3)、SRAM#2(34)に対するアドレスとなる。 同時にデコーダ38からSRAM33のチップセレクト 信号(CS)と書込み信号(WE)が出力される。この 時の書込み信号(WE)は外部メモリ4に対する外部メ モリリード要求信号55となる。この場合、セレクタ3 5、36、37はAサイド側が有効状態となる。
- (4)カウンタ31から出力された変換テーブル格納番 地はセレクタ36を経て外付ROMに出力される。アド レスの指定並びに外部メモリリード要求信号S5の送出 により外部メモリ4からデータが1パイト読み込ま れ、、そのデータがセレクタ37のAサイドからSRA M#1(33) に書き込まれる。
- (5) とれ以後、カウンタ31により外部メモリ4に対 するアドレスが"1"だけプラスされ、このアドレスが FEFFH (256パイト) に違するまで前記(1)~
- (3)を繰り返す。即ち、外部メモリ4のアドレス(FE 00H ~FEFFH) がSRAM#1(33)のアドレス(00 30 行い方について図3並びに図9を用いて説明する。即 H~FFH)に書き込(コピー)まれる。尚、SRAM# 1(33)のソフト内容としての変換テーブルは全メモ リ空間を構成する256ブロックの内の1ブロック内の アドレスを決定するために用いられるものである。(図 4及び図7参照)
- (6) カウンタ31がアドレス(FF00H) になった時に SRAM#2(34)が選択され(デコーダ38によっ てSRAM#2(34)を選択する信号が出力され る)、外部メモリ4のアドレス(FF00H ~FFFFH 、25 (コピー) まれる。即ち、外部メモリ4のアドレス(FF 00H ~FFFFH) がSRAM#2 (34) のアドレス (00 H~FFH)にコピーされるものである。尚、SRAM# 2(34)のソフト内容としての変換テーブルは全メモ リ空間を構成する256ブロックの内の1つのブロック のブロック番号を決定するために用いられるものであ る。(図4及び図7参照)
- (7) 外部メモリ4のアドレス (FEOOH ~ FEFFH 、25 6バイト)をSRAM#1(33)にアドレス(FF00H

て書き込んだ後、カウンタ31からキャリー信号(C Y) が出力され、F/F32の出力即ちCPUREQ信 号S3の出力が"H"となり、CPU2はバス使用権利 を獲得するものである。この時、セレクタ35、36の Bサイド側が有効となりセレクタ37は使用禁止状態と なり、SRAM#1 (33)、SRAM#2 (34)の チップCS(チップセレクト信号)は常に有効、WE (書込み)は常に禁止状態となる。

- (8) との状態で、CPU2は通常動作であるアドレス O番地 (OH) からスタート可能状態 (スタンパイ) とな
- (9) 図8にイメージ的(概略的)に示されるように、 との状態でCPU2は0番地 (OH) をアクセスするが、 実際にはSRAM#1 (33)、SRAM#2 (34) によりアドレス変換されており、機械的に外部メモリ4 のアドレス番地をアクセスするのではなく、変換テープ ルの変更に従ったアドレスがアクセスされることにな る。そして、CPU2と外部メモリ4のそれぞれのアド レスを任意(ランダム)に結線する内容の変換テーブル 格納する外部メモリ4の(FEOOH ~FEFFH 、256パイ ト)のデータ内容は256パイト内の配置を任意に変換 させることが目的であるので同じ値が書き込まれること はない。(もしくは禁止事項とする)尚、上記説明では SRAMを2つ用いた内容で説明してきたが、その他の パリエーションとしてSRAMを更に増やしたり、ある いはアドレス(AO~AN)、(AXO ~AXN)とデータ(DO ~DN)、(Dx0 ~DxN)との組合せについておとなえ ば、より複雑なパターンで暗号化が達成できる。
- 【0015】更に、ROM化する上でのアドレス変換の
- (1)変更前(通常のROM内容) 物理アドレス=論理アドレス
- (2)変更後(アドレスピットを入れ換えた時のROM

変更前の論理アドレスが図8のように配置されており、 従ってこのROMにプログラムを書き込む場合には論理 アドレスに配置換えした形に変更する必要がある。

【0016】以上説明してきたように、変換回路3をS 6 バイト) までの内容がSRAM#2(34)に書き込 40 RAM(もしくはE'PROM)で構成することにより 外部メモリ4上の変換テーブル(SRAM#1(3 3)、SRAM#2(34)に対応する)の内容をそれ ぞれに任意に変更することができるので種々の変換パタ ーンンでもって構成するので、即ち具体的にはアドレス 及びデータのビット配列をランダムに暗号化(インター リーブを含む) されたことになり、外部メモリ4内に格 納される内容(プログラム)の第三者によるデータの解 析は非常に困難なものとなり、事実上不可能といっても 良く、従って破壊や詐取といった甚大な被害を事前に防 ~FFFFH 、256バイト)をSRAM#2(34)に全 50 止することができ、その結果、秘密データの秘匿化、セ

8

キュリティの確保が達成できる等総合的なデータ及びシステムの管理が達成できる。

1

[0017]

【効果】本発明に係る外部メモリのセキュリティシステムは、外部メモリのデータ内容を直接司どる汎用CPU (コア)とこの外部メモリとの間に配置した変換手段によって外部メモリに格納されるデータのアドレス、ビットの配列を予め決められたパターンでかつ内容的にはランダムに変換させておくので、いわば、暗号化が成され、外部メモリの内容を第三者に覗かれ、解析されそし 10 て変造される虞は解消され、その結果、秘密データの秘匿化、セキュリティの確保が違成できる等総合的なデータやシステム管理が行なえる。

【0018】即ち、従来のように外部メモリの内容が汎用CPU(コア)の命令体系である場合に容易にこの外部メモリにアクセス(リード/ライト)されてしまってデータ内容を詐取されたり、変造、破壊されることが無くなるものである。

【図面の簡単な説明】

【図1】本システムの1チップCPU(ASIC技術に 20よりゲートアレイ上に汎用CPUと変換回路と組み合わせたもの)と外付メモリの接続態様の概略構成図である*

【図2】本システムにおいてワイヤー結線で見た場合の 変換の概略を示した図である。

【図3】本システムの1チップCPU内に用いられる変換回路のブロック構成図である。

【図4】本システムの外部メモリ上に格納されているメ モリマップ構成図である。

【図5】本システムの汎用CPU側から見た外部メモリ空間のメモリマップ構成図である。

0 【図6】本システムの変換テーブル格納領域と変換回路との関係を示す説明図である。

【図7】本システムの変換テーブルの使用例を示した説明図である。

【図8】本システムの変換回路の内部結線の変換による 外部ROM側のアドレスの変化を示す説明図である。

【図9】本システムの外付ROMのプログラムの方法の 説明図である。

【符号の説明】

1 1 f y T C P U


2 CPU

3 変換回路

4 外部メモリ


【図2】

変換回路部をワイヤ結構で見た場合




[図5]


CPUから見たメモリマップ (外部メモリ空間)



【図4】




【図1】




【図6】

変換テーブル格制領域と変換回路 (SRAM#1、#2) との関係

.




(図3)



【図7】

[図8]



[図9]

